ДОЗУ - Электроника БК-0010/0011M

ЛАТ

ДОЗУ
[+] Старые сообщения ()
? blopp@ - 11.04.2011 08:56
подскажите, как подключить старшие адреса статической ОЗУ 621024 (128К) к шине МПИ, очень нужно.
? anonymous - 11.04.2011 10:37
В каком смысле? У нее же всего A0..A16 адресные входы, вешаются как есть на защелкнутые AD1..AD17, две микросхемы на МПИ как раз банк 256к образуют. Или к БКшке надо? Тогда на адресной защелке A0..A11, a A12..A16 на схему конфигурации страниц. Удобно иметь для каждого банка отдельный регистр, а на шину в адресной части цикла выдавать информацию из этого регистра, выбирая старшими адресами процессора регистр соответствующего банка. В контроллерах дисковода с ДОЗУ обычно сделано проще, имеются заранее оговоренные конфигурации и манипуляцией битиками выбора неиспользуемых дисковых приводов они последовательно перебираются.
? blopp@ - 11.04.2011 14:24
а схемку такого менеджера страниц можно? или хотя бы поподробнее как старшие адреса организовать.
схему КМД с таким большим ДОЗу никогда не видел, тоже не в курсе.
¤
? anonymous - 11.04.2011 18:01
Где-то в сети были сканы статьи с описанием этой доработки, она публиковалась либо в "Информатика и Образование", либо еше в каком-то околоБКшном, но не в ПКБК (там только пара упоминаний в статьях проскакивает, в юбилейной статье доработку хвалят, а в рекламе КНГМД с ДОЗУ - ругают). В статье описывается способ произвольной адресации линейного большого объема ОЗУ/ПЗУ при помощи метода, аналогичного штатному диспетчеру памяти, встраеваемому в старшие модели процессоров. С успехом подобный метод применен в ПК11/16 Союз-Неон, где процессор 1801ВМ2 без встроенного ДП может иметь несколько мегабайт памяти.
В основе схемы - двухпортовое ОЗУ, с одной стороны его адресные входы заведены на младшие разряды адреса, линии данных - на шину адресов-данных процессора, а сигнал выборки генерируется в диапазоне адресов, удобном для размещения требуемого количества регистров страниц, на БК была предложена область 0177720..0177727, в эти адреса процессор прописывает смещения для каждой требуемой страницы внутри линейной области памяти накопителя ОЗУ/ПЗУ. Второй порт двухпортового ОЗУ всегда включен на чтение и адресные его входы подключены, наоборот, к старшим адресам процессора, таким образом в зависимости от адреса банка памяти, в который обращается процессор, происходит выборка соответствующего регистра страниц и выдача его содержимого на старшие адреса блока ОЗУ/ПЗУ, на младшие адресные входы информация поступает с адресной шины процессора непосредственно. Для плавного перемещения по адресам ДОЗУ удобно поставить сумматор, складывающий содержимое адресной защелки процессора и содержимое регистра страниц, но это усложнит схему и в доработке не использовалось. Удобным двухпортовым ОЗУ тех времен были 1801ИР1, имеющие организацию 16 ячеек по 4 бита, сейчас всю схему удобнее запрятать в CPLD.
? anonymous - 11.04.2011 18:07
И, конечно же, 1806ВМ2 в Союз-Неон, а не 1801ВМ2. А микросхема 1802ИР1, а не 1801ИР1, извините, послалось невычитанным.
Еще в качестве DPRAM можно 1804ИР4 использовать.
? blopp@ - 11.04.2011 20:30
Ок, пойду завтра в ГПНТБ, буду рыть всю подписку информатики и образования .
? anonymous - 12.04.2011 11:53
Нашел пометку, где эта статья - журнал Радиолюбитель, #4/5 за 1991 год.
? anonymous - 12.04.2011 11:56
http://radioliga.com/RL_91-95/2.1.htm
#5 1991, стр. 13
? anonymous - 12.04.2011 11:59
А вот и сканы нашлись http://www.bk-001x.land.ru/Docs.html
? anonymous - 12.04.2011 12:22
Перечитал статью - это немного не та оказалась, была более поздняя версия с той же идеологией, где вся память использовалась после 0100000...
? blopp@ - 12.04.2011 12:53
а пример какой-нибудь наглядный существует? а то философия той статьи конечно интересна, но на практике так и не понял, откуда А16 и А17 взять при шине в А0-А15...
? anonymous - 12.04.2011 23:44
Из PAR/PDR они берутся же.
? anonymous - 12.04.2011 23:47
В смысле, из регистра адреса/описания страницы, там же все разжевано. (по-привычке PAR/PDR написал, т.к. page address register / page description register - стандартные имена для PDP-11)
? blopp@ - 14.04.2011 14:30
а конкретнее? :) я не понимаю, как механически это построить. допустим я поставил два регистра адреса и получил ША. а дальше как (логика, дешифраторы..) ?
? anonymous - 15.04.2011 04:02
Дальше - старшие разряды адреса, определяющие окно, подаются на дешифратор, который выбирает подключение к шине адреса выхода регистра, соответствующего выбранному банку, данные из регистра подаются на старшие разряды ОЗУ.
? anonymous - 15.04.2011 12:39
Если будете на рассыпухе делать, то 1802ВВ1, 1802ИР1 и 1804ИР4 удобно применить, с ВВ1 4 окна будет, по количеству банков, а с ИР1 и ИР4 - по 16 окон, т.е. в каждом банке будет по 4 переадресуемые области. Лучше, конечно, на CPLD сделать, тогда еще и не нужно будет после сброса программировать отображение, т.к. на каждый триггер каждого регистра, по DCLO, предустановку сделать просто для маппинга в нужную область памяти.
? blopp@ - 26.04.2011 18:11
если бы Вы могли бы нарисовать картинку с подключением ВВ1....
? anonymous - 27.04.2011 02:29
Что именно нарисовать? ТЗ же нужно. Например для 2 окон для адресов 0120000..0157777 можно сделать так:
выбираем адрес 017772Х на ЛЕ7, ЛА4 и одном элементе ЛЛ1
защелкиваем этот сигнал и адресные линии АД1, АД2, АД13, АД14 в ИР33
стробируем на элементе ЛЛ1 защелкнутый выходной сигнал выборки сигналом SYNC и подаем его на вход ECX ВВ1,
входы-выходы DX0..DX3 вешаем на AD0..AD3, DOUT на WX, DIN на RX, защелкнутые АД1 и АД2 - на AX0 и AX1,
a АД13 и АД14 - на AA0 и AA1, ECA и RA сажаем на землю, а WA, WB, WC, ECB, ECC, RC, RB, CI - на питание.
- на выводах DA0, DA1, DA2, DA3 имеем адресные выходы старших разрядов для каждого окна, при бОльшем объеме
ОЗУ - наращиваем разрядность.
? anonymous - 27.04.2011 10:37
Нарастить разрядность поняли как? Инвертируем один из AX0/AX1 и подаем на AB0/AB1, второй адресный подаем без инверсии, то же самое и с парой AA0/AA1 - AC0/AC1. Ноги объединяем ECX-ECB, RX-RB, WX-WB и на землю ECC, RC. DB0..DB3 - на AD4..AD7, с DA0..DA3 & DC0..DC3 получаем уже 8 разрядов адреса, т.е. одна ВВ1 позволяет 2Мб адресовать.
? blopp@ - 27.05.2011 22:57
завтра с утра начну собирать... а 1804ИР1 не годятся?
? anonymous - 28.05.2011 02:02
1804ИР1 поставить можно, но их потребуется штуки 4 + схемы дешифраторов - т.к. в 1804ИР1 всего по 4 триггера с ридбэком, они работают на частоте 75МГц и сильно калятся - зачем такое надо? Вместо них лучше холодных обычных регистров наставить серии 74als* или 74hc*. 1802ИР1 содержат уже 16 регистров по 4 разряда со схемами коммутации и внутренней арбитрации доступа и дешифрацией адресов - потому их выгодно ставить, 1802ВВ1 содержит 4 регистра по 4 разряда, но тоже со внутренней обвязкой.
<< Форум